Nxp Semiconductors OM11043 数据表

LPC1769_68_67_66_65_64_63

All information provided in this document is subject to legal disclaimers.

© NXP Semiconductors N.V. 2014. All rights reserved.

TDO/SWO

1

A1

A1

O

TDO — Test Data out for JTAG interface.

O

SWO — Serial wire trace output.

TDI

2

C3

C4

I

TDI — Test Data in for JTAG interface.

TMS/SWDIO

3

B1

B3

I

TMS — Test Mode Select for JTAG interface.

I/O

SWDIO — Serial wire debug data input/output.

TRST

4

C2

A2

I

TRST — Test Reset for JTAG interface.

TCK/SWDCLK

5

C1

D4

I

TCK — Test Clock for JTAG interface. 

I

SWDCLK — Serial wire clock.

RTCK

100 B2

B2

O

RTCK — JTAG interface control signal.

RSTOUT

14

-

-

-

O

RSTOUT — This is a 3.3 V pin. LOW on this pin indicates the 
microcontroller being in Reset state.

RESET

17

F3

C6

I

External reset input: A LOW-going pulse as short as 50 ns on this 
pin resets the device, causing I/O ports and peripherals to take on 
their default states, and processor execution to begin at address 0. 
TTL with hysteresis, 5 V tolerant.

XTAL1

22

H2

D7

I

Input to the oscillator circuit and internal clock generator circuits.

XTAL2

23

G3

A9

O

Output from the oscillator amplifier.

RTCX1

16

F2

A7

I

Input to the RTC oscillator circuit.

RTCX2

18

G1

B7

O

Output from the RTC oscillator circuit.

V

SS

31, 
41, 
55, 
72, 
83, 
97

B3, 
B7, 
C9, 
G7, 
J6, 
K3

E5, 
F5, 
F6, 
G5, 
G6, 
G7

I

ground: 0 V reference.

V

SSA

11

E1

B5

I

analog ground: 0 V reference. This should nominally be the same 
voltage as V

SS

, but should be isolated to minimize noise and error.

V

DD(3V3)

28, 
54, 
71, 
96

K2, 
H9, 
C10
, A3

E4, 
E6, 
F7, 
G4

I

3.3 V supply voltage: This is the power supply voltage for the I/O 
ports.

V

DD(REG)(3V3)

42, 
84

H6, 
A7

F4, 
F0

I

3.3 V voltage regulator supply voltage: This is the supply voltage 
for the on-chip voltage regulator only.

V

DDA

10

E2

A4

I

analog 3.3 V pad supply voltage: This should be nominally the 
same voltage as V

DD(3V3)

 but should be isolated to minimize noise 

and error. This voltage is used to power the ADC and DAC. This pin 
should be tied to 3.3 V if the ADC and DAC are not used.

VREFP

12

E3

A5

I

ADC positive reference voltage: This should be nominally the 
same voltage as V

DDA

 but should be isolated to minimize noise and 

error. Level on this pin is used as a reference for ADC and DAC. 
This pin should be tied to 3.3 V if the ADC and DAC are not used.