Intel III M 866 MHz BXM80530B866512 数据表

 

 Mobile Intel

® 

Pentium

®

 III Processor in BGA2 and Micro-PGA2 Packages at 1 GHz,  

900 MHz, 850 MHz, 800 MHz, 750 MHz, 700 MHz, Low-voltage 750 MHz, Low-voltage  

700 MHz, Low-voltage 600 MHz, Ultra Low-voltage 600 MHz and Ultra Low-voltage 500 MHz 

283653-002 Datasheet 

27 

frequency and voltage pair identifies the operating mode. The voltage provided to the processor 
must meet the core voltage specification for the current operating mode. If an operating mode 
transition is made, then the system logic must direct the voltage regulator to regulate to the voltage 
specification of the other mode. After reset, the processor will start in the lower of its two core 
frequencies, so the core voltage must meet the lower voltage specification. Any RESET# assertion 
will force the processor to the lower frequency, and the core voltage must behave appropriately.  

INIT# assertions ("soft" resets) and APIC bus INIT messages do not change the operating mode of 
the processor. Some electrical and thermal specifications are for a specific voltage and frequency.  

The mobile Pentium III processor featuring Intel SpeedStep technology will meet the electrical and 
thermal specifications specific to the current operating mode and is not guaranteed to meet the 
electrical and thermal specifications specific to the opposite operating mode. The timing 
specifications in Table 22 must be met when performing an operating mode transition. 

Table 8 contains the mobile Pentium III processor stress ratings. Functional operation at the 
absolute maximum and minimum is neither implied nor guaranteed. The processor should not 
receive a clock while subjected to these conditions. Functional operating conditions are provided 
in the AC and DC tables. Extended exposure to the maximum ratings may affect device reliability. 
Furthermore, although the processor contains protective circuitry to resist damage from static 
electric discharge, one should always take precautions to avoid high static voltages or electric 
fields. 

T

Storage

 

Storage Temperature 

–40 

85 

°C 

Note 1 

V

CC

(Abs) 

Supply Voltage with respect to V

SS

 –0.5 

2.1 

V 

 

V

CCT

 

System Bus Buffer Voltage with respect to V

SS

 –0.3 

2.1 

V 

 

V

IN GTL

 

System Bus Buffer DC Input Voltage with respect to V

SS

 –0.3  2.1 

V 

Notes 

2, 

3 

V

IN GTL

 

System Bus Buffer DC Input Voltage with respect to V

CCT

— V

CCT

 + 0.7V V 

Notes 2, 4 

V

IN15

 

1.5V Buffer DC Input Voltage with respect to V

SS

 –0.3 

2.1 V 

Note 

5 

V

IN25

 

2.5V Buffer DC Input Voltage with respect to V

SS

 –0.3 

3.3 V 

Note 

6 

V

IN33

 

3.3V Buffer DC Input Voltage with respect to V

SS

 –0.3 

3.5 V 

Note 

7 

V

INVID

 

VID ball/pin DC Input Voltage with respect to V

SS

 — 

5.5 V 

 

I

VID

 

VID Current 

 

5 

mA  Note 8 

 

1. 

The shipping container is only rated for 65°C. 

2. 

Parameter applies to the GTL+ signal groups only. Compliance with both V

IN GTL

 specifications is required. 

3. 

The voltage on the GTL+ signals must never be below –0.3 or above 2.1V with respect to ground. 

4. 

The voltage on the GTL+ signals must never be above V

CCT 

+ 0.7V even if it is less than V

SS 

+ 2.1V, or a 

short to ground may occur. 

5. 

Parameter applies to CMOS, Open-drain, APIC, and TAP bus signal groups only. 

6. 

Parameter applies to BCLK, CLKREF, PICCLK and PWRGOOD signals. 

7. 

Parameter applies to BSEL[1:0] signals. 

8. 

Parameter applies to each VID pin/ball individually.