Intel Xeon Wolfdale E3210 P4X-UPE3210-316-6M1333 Data Sheet

Datasheet

175

14:12

RO

100b

L0s Exit Latency (L0SELAT): Indicates the length of time this Port requires to 
complete the transition from L0s to L0.
000 = Less than 64 ns
001 = 64 ns to less than 128 ns
010 = 128 ns to less than 256 ns
011 = 256 ns to less than 512 ns
100 = 512 ns to less than 1 us
101 = 1 us to less than 2 us
110 = 2 us – 4 us
111 = More than 4 us
The actual value of this field depends on the common Clock Configuration bit 
(LCTL[6]) 

11:10

RWO

11b

Active State Link PM Support (ASLPMS): The MCH supports ASPM L0s and 
L1.

9:4

RO

10h

Max Link Width (MLW): This field indicates the maximum number of lanes 
supported for this link.
08h = x8
10h = x16
For the 3210 MCH with dual 8-lane (x8) configuration, the value of 10h is 
reserved. The supported maximum lane size is 8-lanes (x8) for this link.
For the 3200 MCH, the value of 10h is reserved. The supported maximum lane 
size is 8-lanes (x8) for this link.

3:0

RWO

1h

Max Link Speed (MLS): Supported Link Speed - This field indicates the 
supported Link speed(s) of the associated Port.
0001b = 2.5GT/s Link speed supported
All other encodings are reserved.