Atmel ARM-Based Evaluation Kit AT91SAM9N12-EK AT91SAM9N12-EK Data Sheet

ARM DDI0198D

xvii

Read this chapter for a description of the Bus Interface Unit (BIU) 
interface to AMBA.

Read this chapter for a description of how speculative noncachable 
instruction fetches are used in the ARM926EJ-S processor to improve 
performance.

Read this chapter for a description of the coprocessor interface. The 
chapter includes timing diagrams for coprocessor operations.

Read this chapter for the Instruction Memory Barrier (IMB) description 
and how IMB operations are used to ensure consistency between data and 
instruction streams processed by the ARM926EJ-S processor. 

Read this chapter to understand how Embedded Trace Macrocell (ETM) 
is supported in the ARM926EJ-S processor.

Read this chapter for a description of the debug interface and 
EmbeddedICE-RT.

Read this chapter for a description of the power management facilities 
provided by the ARM926EJ-S processor.

This appendix lists the ARM926EJ-S processor signals in functional 
groups.

Read this appendix for detailed information on the registers used for test 
and debug.