Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

As it is impossible to know the exact number of data to receive/send, the use of PDC is NOT rec-

ommended in SLAVE mode.

The read mode is defined as a data requirement from the master.
After a START or a REPEATED START condition is detected, the decoding of the address

starts. If the slave address (SADR) is decoded, SVACC is set and SVREAD indicates the direc-

tion of the transfer.
Until a STOP or REPEATED START condition is detected, TWI continues sending data loaded

in the THR register.
If a STOP condition or a REPEATED START + an address different from SADR is detected,

SVACC is reset.

Figure 24-23 on page 240 

describes the write operation.

Read Access Ordered by a MASTER

Notes: 1. When SVACC is low, the state of SVREAD becomes irrelevant.

2. TXRDY is reset when data has been transmitted from THR to the shift register and set when

this data has been acknowledged or non acknowledged.

The write mode is defined as a data transmission from the master.
After a START or a REPEATED START, the decoding of the address starts. If the slave address

is decoded, SVACC is set and SVREAD indicates the direction of the transfer (SVREAD is low in

this case).
Until a STOP or REPEATED START condition is detected, TWI stores the received data in the

RHR register.
If a STOP condition or a REPEATED START + an address different from SADR is detected,

SVACC is reset.

Figure 24-24 on page 241 

describes the Write operation.

Write THR

Read RHR

SVREAD has to be taken into account only while SVACC is active

TWD

TXRDY

NACK

SVACC

SVREAD

EOSVACC

SADR

S ADR

R NA

R A DATA A

A DATA

NA

S/Sr

DATA

NA

P/S/Sr

SADR matches,

TWI answers with an ACK

SADR does not match,

TWI answers with a NACK

ACK/NACK from the Master

32058K AVR32-01/12