Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

After initialization, as soon as PASR/DS/TCSR fields are modified and self-refresh mode is acti-

vated, the Extended Mode Register is accessed automatically and PASR/DS/TCSR bits are

updated before entry into self-refresh mode.
The SDRAM device must remain in self-refresh mode for a minimum period of t

RAS

 and may

remain in self-refresh mode for an indefinite period. This is described in 

.

Self-refresh Mode Behavior

This mode is selected by programming the LPCB field to 2 in the SDRAMC Low Power Register.

Power consumption is greater than in self-refresh mode. All the input and output buffers of the

SDRAM device are deactivated except SDCKE, which remains low. In contrast to self-refresh

mode, the SDRAM device cannot remain in low-power mode longer than the refresh period (64

ms for a whole device refresh operation). As no auto-refresh operations are performed by the

SDRAM itself, the SDRAM Controller carries out the refresh operation. The exit procedure is

faster than in self-refresh mode. 
This is described in 

SDCK

SDCS

RAS

CAS

SDRAMC_A[12:0]

Self Refresh Mode

SDWE

Row

T

XSR

 = 3 

SDCKE

Write

SDRAMC_SRR

SRCB = 1

Access Request 

to the SDRAM Controller 

32058K

AVR32-01/12