Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

Refresh Cycle Followed by a Read Access

Three low-power modes are available:
• Self-refresh Mode: The SDRAM executes its own Auto-refresh cycle without control of the

SDRAM Controller. Current drained by the SDRAM is very low.

• Power-down Mode: Auto-refresh cycles are controlled by the SDRAM Controller. Between

auto-refresh cycles, the SDRAM is in power-down. Current drained in Power-down mode is

higher than in Self-refresh Mode.

• Deep Power-down Mode: (Only available with Mobile SDRAM) The SDRAM contents are lost,

but the SDRAM does not drain any current.

The SDRAM Controller activates one low-power mode as soon as the SDRAM device is not

selected. It is possible to delay the entry in self-refresh and power-down mode after the last

access by programming a timeout value in the Low Power Register.

This mode is selected by programming the LPCB field to 1 in the SDRAMC Low Power Register.

In self-refresh mode, the SDRAM device retains data without external clocking and provides its

own internal clocking, thus performing its own auto-refresh cycles. All the inputs to the SDRAM

device become “don’t care” except SDCKE, which remains low. As soon as the SDRAM device

is selected, the SDRAM Controller provides a sequence of commands and exits self-refresh

mode. 
Some low-power SDRAMs (e.g., mobile SDRAM) can refresh only one quarter or a half quarter

or all banks of the SDRAM array. This feature reduces the self-refresh current. To configure this

feature, Temperature Compensated Self Refresh (TCSR), Partial Array Self Refresh (PASR)

and Drive Strength (DS) parameters must be set in the Low Power Register and transmitted to

the low-power SDRAM during initialization.

SDCK

SDCS

RAS

CAS

SDRAMC_A[12:0]

D[31:0]

(input)

t

RP

 = 3 

SDWE

Dnb

Dnc

Dnd

col c col d

CAS = 2 

Row m

col a

t

RC

 = 8 

t

RCD

 = 3 

Dma

Row n

32058K

AVR32-01/12