Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

The PWM macrocell is primarily composed of a clock generator module and 7 channels.

– Clocked by the system clock, MCK, the clock generator module provides 13 clocks.
– Each channel can independently choose one of the clock generator outputs. 
– Each channel generates an output waveform with attributes that can be defined 

independently for each channel through the user interface registers.

Functional View of the Clock Generator Block Diagram 

 Before using the PWM macrocell, the programmer must ensure that the PWM clock in

the Power Manager is enabled. 
The PWM macrocell master clock, MCK, is divided in the clock generator module to provide dif-

ferent clocks available for all channels. Each channel can independently select one of the

divided clocks.

modulo n counter

MCK

MCK/2
MCK/4

MCK/16
MCK/32
MCK/64

MCK/8

Divider A

clkA

DIVA

PWM_MR

MCK

MCK/128
MCK/256
MCK/512
MCK/1024

PREA

Divider B

clkB

DIVB

PWM_MR

PREB

32058K

AVR32-01/12