Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105 Data Sheet

JTAG-based debugger

The Debug Communication Channel (DCC) consists of a pair OCD registers with associated

handshake logic, accessible to both CPU and JTAG. The registers can be used to exchange

data between the CPU and the JTAG master, both runtime as well as in debug mode.

One of the most fundamental debug features is the ability to halt the CPU, to examine registers

and the state of the system. This is accomplished by breakpoints, of which many types are

available:

• Unconditional breakpoints are set by writing OCD registers by JTAG, halting the CPU

immediately.

• Program breakpoints halt the CPU when a specific address in the program is executed.
• Data breakpoints halt the CPU when a specific memory address is read or written, allowing

variables to be watched.

• Software breakpoints halt the CPU when the breakpoint instruction is executed.

When a breakpoint triggers, the CPU enters debug mode, and the D bit in the status register is

set. This is a privileged mode with dedicated return address and return status registers. All privi-

leged instructions are permitted. Debug mode can be entered as either OCD Mode, running

instructions from JTAG, or Monitor Mode, running instructions from program memory.

AVR32

JTAG-based

debug tool

PC

JTAG

10-pin IDC

32058K

AVR32-01/12