Texas Instruments LM3409 Demonstration Board LM3409EVAL/NOPB LM3409EVAL/NOPB Datenbogen

tOFF

i

LED 

(t)

 

 

I

LED-MAX

t

I

DIM-LED

0

D

DIM

 

x T

DIM

T

DIM

I

LED

D

D

D

V

I

P

x

=

D

I

(1- D) x

=

LED

I

SNVS602J – MARCH 2009 – REVISED MAY 2013

A good rule of thumb is to limit Q

g

< 30nC (if the switching frequency remains below 300kHz for the entire

operating range then a larger Q

g

can be considered). If a PFET with small R

DS-ON

and a high voltage rating is

required, there may be no choice but to use a PFET with Q

g

> 30nC.

When using a PFET with Q

g

> 30nC, the bypass capacitor (C

F

) should not be connected to the VIN pin. This will

ensure that peak current detection through R

SNS

is not affected by the charging of the PFET input capacitance

during switching, which can cause false triggering of the peak detection comparator. Instead, C

F

should be

connected from the VCC pin to the CSN pin which will cause a small DC offset in V

CST

and ultimately I

LED

,

however it avoids the problematic false triggering.

In general, the PFET should be chosen to meet the Q

g

specification whenever possible, while minimizing R

DS-ON

.

This will minimize power losses while ensuring the part functions correctly over the full operating range.

A re-circulating diode (D1) is required to carry the inductor current during t

OFF

. The most efficient choice for D1 is

a Schottky diode due to low forward voltage drop and near-zero reverse recovery time. Similar to Q1, D1 must
have a voltage rating at least 15% higher than the maximum input voltage to ensure safe operation during the
ringing of the switch node and a current rating at least 10% higher than the average diode current (I

D

):

(25)

The power rating is verified by calculating the power loss through the diode. This is accomplished by checking
the typical diode forward voltage (V

D

) from the I-V curve on the product datasheet and calculating as follows:

(26)

In general, higher current diodes have a lower V

D

and come in better performing packages minimizing both

power losses and temperature rise.

Any buck topology LED driver is a good candidate for parallel FET dimming because high slew rates are
achievable, due to the fact that no output capacitance is required. This allows for much higher dimming
frequencies than are achievable using the EN pin. When using external parallel FET dimming, a situation can
arise where maximum off-time occurs due to a shorted output. To mitigate this situation, capacitive coupling to
the enable pin can be employed.

18

Copyright © 2009–2013, Texas Instruments Incorporated

Product Folder Links: