Texas Instruments TPS65810 Evaluation Module TPS65810EVM TPS65810EVM Datenbogen

SLVS658B – MARCH 2006 – REVISED FEBRUARY 2007

3. ) If sleep was set by a system low voltage detection, power good fault or SLEEP_MODE, with battery and

input power present: all external input supplies connected to AC and USB pins must be removed, and then at
least one of them reconnected to the system. The input power cycling triggers a transition from SLEEP mode
to the ENABLE mode.

PROCESSOR STANDBY STATE – This state is set using an I

2

C register or a GPIO configured as SM1/SM2

standby control. In standby mode operation, the SM1 and SM2 voltages are set to value distinct than the normal
mode output voltage, and SM1/SM2 are set to PFM mode. The standby output voltage is defined in I

2

C registers

SM1_STANDBY and SM2_STANDBY.

HARDWARE RESET: A dedicated control pin, HOT_RESET, enables implementation of a hardware reset
function. The system reset pin RESPWRON is set to LO when HOT_RESET = LO for a period longer than the
internal deglitch (5mSec typ). The RESET mode is started when the HOT_RESET pin transitions from LO to HI,
as shown in the state diagram. When HOT_RESET = LO all I

2

C registers are reset to the default power-up

values.

SOFTWARE RESET: The external host can set the TPS65810 in RESET mode using the I

2

C register

SOFT_RESET, bit B0 (SOFT_RST).

SOFTWARE SLEEP: The external host can set the TPS65810 in SLEEP mode using the I

2

C register

SOFT_RESET, bit B6 (SLEEP_MODE).

A software reset does not affect the contents of the I

2

C registers.

The I

2

C registers that control sequencing-related functions are shown below. The HEX address for each register

is shown by the register name, together with the R or W functionality for the register bits. Shaded values indicate
default initial power-up values.

STBY MODE

SLEEP MODE

NOT USED

NOT USED

SM3_LF_OSc

NOT USED

nRAMLOAD

SOFT RST

SET SM1 AND

SET TPS65810

NOT USED

NOT USED

NOT USED

RAM RESET

SOFTWARE

SM2 IN

IN SLEEP

FLAG

RESET

STANDBY

MODE

CONTROL

MODE

NOT ACTIVE

NOT ACTIVE

NOT USED

NOT USED

NOT USED

RAM

NOT ACTIVE

DEFAULTS

LOADED

When 1 SET

SET SLEEP

NOT USED

NOT USED

NOT USED

RAM

SET RESET

SM1 AND SM2

MODE (reset to

DEFAULTS

MODE (reset to

IN STANDBY

LO internally)

NOT LOADED

LO internally)

Some host algorithms need to identify when the power-up defaults are loaded in the RAM, in order to start
routines that initialize specific RAM registers. If that functionality is required the nRAMLOAD bit should be set to
HI by the host when entering the NORMAL operation mode. The nRAMLOAD bit is reset to LO by the TPS65810
when the power-up defaults are loaded in the I

2

C registers (V(OUT) < V

UVLO

OR V(HOT_RESET) = LO),

enabling the host algorithm to detect that the RAM registers need to be initialized.

The integrated supplies status is available in a dedicated register, shown below. The host can select which
integrated supply outputs trigger a power-good fault condition using the PGOODFAULT_MASK register. When a
non-masked power-good status register bit toggles state, the sequence controller generates a transition in the
TPS65810 state machine, indicated as a PGOOD FAULT in TPS65810 state diagram. The power-good status
register and mask register are shown below:

PGOOD SM1

PGOOD SM2

PGOOD SM3

PGOOD LDO1

PGOOD LDO2

PGOOD LDO3

PGOOD LDO4

PGOOD LDO5

SM1 OUTPUT

SM2

SM3 OVP

LDO1 OUTPUT

LDO2 OUTPUT

LDO3 OUTPUT

LDO4 OUTPUT

LDO5 OUTPUT

STATUS

OUTPUT

STATUS

STATUS

STATUS

STATUS

STATUS

STATUS

STATUS

38

Copyright © 2006–2007, Texas Instruments Incorporated

Product Folder Link(s):