Texas Instruments Evaluation Board for the LM10506 LM10506EVAL/NOPB LM10506EVAL/NOPB Datenbogen

SNVS729E – SEPTEMBER 2011 – REVISED MARCH 2013

A/B5

VIN_B1

I

P

Buck Switcher Regulator 1 - Power supply voltage input for power stage PFET.

A/B6

SW_B1

I/O

P

Buck Switcher Regulator 1 - Power Switching node, connect to inductor

A/B4

FB_B1

I/O

A

Buck Switcher Regulator 1 - Voltage output feedback plus Bypass Power

A/B7

GND_B1

G

P

Buck Switcher Regulator 1 - Power ground for Buck Regulator

G3

VIN_B2

I

P

Buck Switcher Regulator 2 - Power supply voltage input for power stage PFET.

F/G2

SW_B2

I/O

P

Buck Switcher Regulator 2 - Power Switching node, connect to inductor

F3

FB_B2

I

A

Buck Switcher Regulator 2 - Voltage output feedback

G1

GND_B2

G

P

Buck Switcher Regulator 2 - Power ground for Buck Regulator

G5

VIN_B3

I

P

Buck Switcher Regulator 3 - Power supply voltage input for power stage PFET.

F/G6

SW_B3

I/O

P

Buck Switcher Regulator 3 - Power Switching node, connect to inductor

F5

FB_B3

I

A

Buck Switcher Regulator 3 - Voltage output feedback

G7

GND_B3

G

P

Buck Switcher Regulator 3 - Power ground for Buck Regulator

A3

VIN

I

P

Power supply Input Voltage, must be present for device to work

A2

LDO

O

P

LDO Regulator - LDO regulator output voltage

Digital Input Startup Control Signal to change predefined output Voltage of Buck 2,

G4

HL_B2

I

D

internally pulled down as a default

Digital Input Startup Control Signal to change predefined output Voltage of Buck 3,

F4

HL_B3

I

D

internally pulled up as a default

Digital Input Control Signal for entering Standby Mode. This is an active High pin with

E7

STANDBY

I

D

an internal pulldown resistor.

Digital Input Control Signal to abort SPI transactions; resets the PMIC to default

F7

RESET

I

D

voltages. This is an active Low pin with an internal pullup.

C7

VCOMP

I

A

Analog Input for Comparator

A1

IRQ

O

D

Digital Output of Comparator to signal interrupt condition

F1

SPI_CS

I

D

SPI Interface - chip select

D1

SPI_DI

I

D

SPI Interface - serial data input

E1

SPI_DO

O

D

SPI Interface - serial data output

C1

SPI_CLK

I

D

SPI Interface - serial clock input

B1

VIN_IO

I

A

Supply Voltage for Digital Interface

B2

GND

G

G

Ground. Connect to system Ground.

B3

GND

G

G

Ground. Connect to system Ground.

D7

GND

G

G

Ground. Connect to system Ground.

(1)

A

Analog Pin

I

Input Pin

D

Digital Pin

O

Output Pin

G

Ground

P

Power Connection

This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with
appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more
susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

4

Copyright © 2011–2013, Texas Instruments Incorporated

Product Folder Links: