Texas Instruments Evaluation Module for BQ24172 1.6-MHz Synchronous Switch-Mode Li-Ion and Li-Polymer Battery Charger BQ BQ24172EVM-706-15V Datenbogen

www.ti.com

Increase the voltage of LOAD#2 slowly to approximately 4.2 V for 001 and 12.6 V for 002 / 003.

→

I(J2(VBAT)) decreases from 2 A while V(J2(VBAT)) becomes constant.

→

I(J2(VBAT)) drops to zero when LOAD#2 current is less than 0.2 A.

Decrease the voltage of LOAD#2 slowly to approximately 3.5 V for 001 and 10.5 V for 002 / 003.

→

I(J2(VBAT)) = 2 A ±200 mA.

→

D1 (/STAT) ON.

Increase the voltage of PS#1 to 9 V for 001 or 20 V for 002 / 003.

→

I(J2(VBAT)) = 0 A ±200 mA.

→

D1 (/STAT) BLINK.

Connect the output of the Load#1 in series with a current meter (multimeter) to J2 (SYS, PGND). Ensure
that a voltage meter is connected across J2 (SYS, PGND). Resume other status as in

.

Turn on the power of Load#1. Set the load current to 0.1 A (001) or 1.5 A (002 / 003). Increase the load
current until I(J1(VIN)) = 2 A (001) or 4 A (002 / 003).

→

I(J2(VBAT)) decreases from 2 A to 0 A and I(J1(VIN)) and keeps 2 A (001) or 4 A (002 /
003) unchanged.

Turn off the power supply, and remove all connections from the unit under test.

1. It is critical that the exposed thermal pad on the backside of the bq24171 and bq24172 package be

soldered to the PCB ground. Ensure that sufficient thermal vias are right underneath the IC, connecting
to the ground plane on the other layers.

2. The control stage and the power stage must be routed separately. At each layer, the signal ground and

the power ground are connected only at the thermal pad.

3. Charge current sense resistor must be connected to SRP and SRN with a Kelvin contact. The area of

this loop must be minimized. The decoupling capacitors for these pins must be placed as close to the
IC as possible.

4. Decoupling capacitors for VREF, AVCC, and REGN must make the interconnections to the IC as short

as possible.

5. Decoupling capacitors for BAT must be placed close to the corresponding IC pins, and make the

interconnections to the IC as short as possible.

6. Decoupling capacitor(s) for the charger input must be placed close to the Q1A drain and Q1B source.
7. Take the EVM layout for design reference.

8

bq24171EVM JEITA Compliant and bq24172EVM Stand-Alone Synchronous, SLUU462A – November 2010 – Revised February 2011
Switch-Mode, Battery-Charge With Integrated N-MOSFETs and Power Path

© 2010–2011, Texas Instruments Incorporated