Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This register contains an enable bit for each unique interrupt generated by the module. It matches
the layout of AES_IRQSTATUS register. An interrupt is enabled when the bit in this register is set
to 1. An interrupt that is enabled is propagated to the NVIC controller. All AES software interrupts
need to be enabled explicitly by writing this register.

If the application uses Interrupt Mode, an interrupt is generated for each block of processed
data. To support larger data flow, AES µDMA Mode should be used and the bits in the
AES_IRQENABLE register should be cleared.

AES Interrupt Enable (AES_IRQENABLE)

Base 0x4403.6000
Offset 0x090
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

CONTEXT_IN

DATA_IN

DATA_OUT

CONTEXT_OUT

reserved

RW

RW

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

31:4

Context Out Interrupt Enable

Description

Value

Authentication tag (and IV) interrupt(s) is/are disabled.

0

Authentication tag (and IV) interrupt(s) is/are enabled.

1

0

RW

CONTEXT_OUT

3

Data Out Interrupt Enable

Description

Value

The data out interrupt is disabled.

0

The data out interrupt is enabled.

1

0

RW

DATA_OUT

2

Data In Interrupt Enable

Description

Value

The data in interrupt is disabled.

0

The data in interrupt is enabled.

1

0

RW

DATA_IN

1