Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Interrupt Status Register

SHA Interrupt Status (SHA_IRQSTATUS)

Base 0x4403.4000
Offset 0x118
Type RO, reset 0x0000.0008

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

OUTPUT_READY

INPUT_READY

reserved

CONTEXT_READY

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000.000

RO

reserved

31:4

Context Ready Status

Description

Value

The context registers are not available for a new context.

0

The context input registers are available for a new context for
the next packet to be processed.

1

1

RO

CONTEXT_READY

3

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

2

Input Ready Status

Description

Value

The Data FIFO is not ready to receive the next 64-byte data
block.

0

The Data FIFO (SHA_DATA_n_IN registers) is ready to receive
the next 64-byte data block.

1

0

RO

INPUT_READY

1

Output Ready Status

Description

Value

No saved context available.

0

A saved context is available from the context output registers.

1

0

RO

OUTPUT_READY

0