Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This register controls the sample period size for the sample in sequencer 3. The sample and hold
period select specifies the time allocated to the sample and hold circuit as shown by the encodings
in Table 18-3 on page 1206

If sampling the internal temperature sensor, the sample and hold width should be at least
16 ADC clocks (

TSHn

= 0x4).

4

0x0

reserved

0x1

8

0x2

reserved

0x3

16

0x4

reserved

0x5

32

0x6

reserved

0x7

64

0x8

reserved

0x9

128

0xA

reserved

0xB

256

0xC

reserved

0xD-0xF

ADC Sample Sequence 3 Sample and Hold Time (ADCSSTSH3)

ADC0 base: 0x4003.8000
ADC1 base: 0x4003.9000
Offset 0x0BC
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

TSH0

reserved

RW

RW

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0

RO

reserved

31:4

1st Sample and Hold Period Select

The TSH0 field is used during the first sample of a sequence executed
with the sample sequencer.

0x0

RW

TSH0

3:0