Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Produktcode
DK-TM4C129X
Seite von 2182
■ An internally detected error such as an undefined instruction or an attempt to change state with
a
BX
instruction.
■ Attempting to execute an instruction from a memory region marked as Non-Executable (XN).
■ An MPU fault because of a privilege violation or an attempt to access an unmanaged region.
2.6.1
Fault Types
Table 2-11 on page 134 shows the types of fault, the handler used for the fault, the corresponding
fault status register, and the register bit that indicates the fault has occurred. See page 194 for more
information about the fault status registers.
Table 2-11. Faults
Bit Name
Fault Status Register
Handler
Fault
VECT
Hard Fault Status (HFAULTSTAT)
Hard fault
Bus error on a vector read
FORCED
Hard Fault Status (HFAULTSTAT)
Hard fault
Fault escalated to a hard fault
IERR
a
Memory Management Fault Status
(MFAULTSTAT)
Memory management
fault
MPU or default memory mismatch on
instruction access
DERR
Memory Management Fault Status
(MFAULTSTAT)
Memory management
fault
MPU or default memory mismatch on
data access
MSTKE
Memory Management Fault Status
(MFAULTSTAT)
Memory management
fault
MPU or default memory mismatch on
exception stacking
MUSTKE
Memory Management Fault Status
(MFAULTSTAT)
Memory management
fault
MPU or default memory mismatch on
exception unstacking
MLSPERR
Memory Management Fault Status
(MFAULTSTAT)
Memory management
fault
MPU or default memory mismatch
during lazy floating-point state
preservation
BSTKE
Bus Fault Status (BFAULTSTAT)
Bus fault
Bus error during exception stacking
BUSTKE
Bus Fault Status (BFAULTSTAT)
Bus fault
Bus error during exception unstacking
IBUS
Bus Fault Status (BFAULTSTAT)
Bus fault
Bus error during instruction prefetch
BLSPE
Bus Fault Status (BFAULTSTAT)
Bus fault
Bus error during lazy floating-point state
preservation
PRECISE
Bus Fault Status (BFAULTSTAT)
Bus fault
Precise data bus error
IMPRE
Bus Fault Status (BFAULTSTAT)
Bus fault
Imprecise data bus error
NOCP
Usage Fault Status (UFAULTSTAT)
Usage fault
Attempt to access a coprocessor
UNDEF
Usage Fault Status (UFAULTSTAT)
Usage fault
Undefined instruction
INVSTAT
Usage Fault Status (UFAULTSTAT)
Usage fault
Attempt to enter an invalid instruction
set state
b
INVPC
Usage Fault Status (UFAULTSTAT)
Usage fault
Invalid EXC_RETURN value
UNALIGN
Usage Fault Status (UFAULTSTAT)
Usage fault
Illegal unaligned load or store
DIV0
Usage Fault Status (UFAULTSTAT)
Usage fault
Divide by 0
a. Occurs on an access to an XN region even if the MPU is disabled.
b. Attempting to use an instruction set other than the Thumb instruction set, or returning to a non load-store-multiply instruction
with
ICI
continuation.
2.6.2
Fault Escalation and Hard Faults
All fault exceptions except for hard fault have configurable exception priority (see SYSPRI1 on
page 187). Software can disable execution of the handlers for these faults (see SYSHNDCTRL on
page 190).
December 13, 2013
134
Texas Instruments-Advance Information
The Cortex-M4F Processor