Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

parentheses is the encoding that must be programmed into the

PMCn

field in the GPIO Port Control

(GPIOPCTL) register (page 818) to assign the QSSI signal to the specified GPIO port pin. For more
information on configuring GPIOs, see “General-Purpose Input/Outputs (GPIOs)” on page 771. Note
that for the QSSI module, when operating in Legacy Mode,

SSInXDAT0

functions as

SSInTX

and

SSInXDAT1

functions as

SSInRX

).

SSI module 0 clock

TTL

I/O

PA2 (15)

T6

SSI0Clk

SSI module 0 frame signal

TTL

I/O

PA3 (15)

U5

SSI0Fss

SSI Module 0 Bi-directional Data Pin 0 (

SSI0TX

in

Legacy SSI Mode).

TTL

I/O

PA4 (15)

V4

SSI0XDAT0

SSI Module 0 Bi-directional Data Pin 1 (

SSI0RX

in

Legacy SSI Mode).

TTL

I/O

PA5 (15)

W4

SSI0XDAT1

SSI Module 0 Bi-directional Data Pin 2.

TTL

I/O

PA6 (13)

V5

SSI0XDAT2

SSI Module 0 Bi-directional Data Pin 3.

TTL

I/O

PA7 (13)

R7

SSI0XDAT3

SSI module 1 clock.

TTL

I/O

PB5 (15)

B6

SSI1Clk

SSI module 1 frame signal.

TTL

I/O

PB4 (15)

C6

SSI1Fss

SSI Module 1 Bi-directional Data Pin 0 (

SSI1TX

in

Legacy SSI Mode).

TTL

I/O

PE4 (15)

A5

SSI1XDAT0

SSI Module 1 Bi-directional Data Pin 1 (

SSI1RX

in

Legacy SSI Mode).

TTL

I/O

PE5 (15)

B5

SSI1XDAT1

SSI Module 1 Bi-directional Data Pin 2.

TTL

I/O

PD4 (15)

A4

SSI1XDAT2

SSI Module 1 Bi-directional Data Pin 3.

TTL

I/O

PD5 (15)

B4

SSI1XDAT3

SSI module 2 clock.

TTL

I/O

PD3 (15)
PG7 (15)

D1

U14

SSI2Clk

SSI module 2 frame signal.

TTL

I/O

PD2 (15)
PG6 (15)

D2

V12

SSI2Fss

SSI Module 2 Bi-directional Data Pin 0 (

SSI2TX

in

Legacy SSI Mode).

TTL

I/O

PD1 (15)
PG5 (15)

C1

K15

SSI2XDAT0

SSI Module 2 Bi-directional Data Pin 1 (

SSI2RX

in

Legacy SSI Mode).

TTL

I/O

PD0 (15)
PG4 (15)

C2

K17

SSI2XDAT1

SSI Module 2 Bi-directional Data Pin 2.

TTL

I/O

PD7 (15)
PG3 (15)

B2

M16

SSI2XDAT2

SSI Module 2 Bi-directional Data Pin 3.

TTL

I/O

PD6 (15)
PG2 (15)

B3

V11

SSI2XDAT3

SSI module 3 clock.

TTL

I/O

PF3 (14)

PQ0 (14)

T7
E3

SSI3Clk

SSI module 3 frame signal.

TTL

I/O

PF2 (14)

PQ1 (14)

W6

E2

SSI3Fss

SSI Module 3 Bi-directional Data Pin 0 (

SSI3TX

in

Legacy SSI Mode).

TTL

I/O

PF1 (14)

PQ2 (14)

V6
H4

SSI3XDAT0

SSI Module 3 Bi-directional Data Pin 1 (

SSI3RX

in

Legacy SSI Mode).

TTL

I/O

PF0 (14)

PQ3 (14)

U6

M4

SSI3XDAT1

SSI Module 3 Bi-directional Data Pin 2.

TTL

I/O

PF4 (14)
PP0 (15)

V7
D6

SSI3XDAT2

SSI Module 3 Bi-directional Data Pin 3.

TTL

I/O

PF5 (14)
PP1 (15)

W7

D7

SSI3XDAT3