Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Loopback mode is useful for self-test functions. In Loopback Mode, the CAN Controller internally
routes the

CANnTX

signal on to the

CANnRX

signal and treats its own transmitted messages as

received messages and stores them (if they pass acceptance filtering) into the message buffer. The
CAN Controller is put in Loopback Mode by setting the

LBACK

bit in the CANTST register. To be

independent from external stimulation, the CAN Controller ignores acknowledge errors (a recessive
bit sampled in the acknowledge slot of a data/remote frame) in Loopback Mode. The actual value
of the

CANnRX

signal is disregarded by the CAN Controller. The transmitted messages can be

monitored on the

CANnTX

signal.

Loopback Mode and Silent Mode can be combined to allow the CAN Controller to be tested without
affecting a running CAN system connected to the

CANnTX

and

CANnRX

signals. In this mode, the

CANnRX

signal is disconnected from the CAN Controller and the

CANnTX

signal is held recessive.

This mode is enabled by setting both the

LBACK

and

SILENT

bits in the CANTST register.

Basic Mode allows the CAN Controller to be operated without the Message RAM. In Basic Mode,
The CANIF1 registers are used as the transmit buffer. The transmission of the contents of the IF1
registers is requested by setting the

BUSY

bit of the CANIF1CRQ register. The CANIF1 registers

are locked while the

BUSY

bit is set. The

BUSY

bit indicates that a transmission is pending. As soon

the CAN bus is idle, the CANIF1 registers are loaded into the shift register of the CAN Controller
and transmission is started. When the transmission has completed, the

BUSY

bit is cleared and the

locked CANIF1 registers are released. A pending transmission can be aborted at any time by clearing
the

BUSY

bit in the CANIF1CRQ register while the CANIF1 registers are locked. If the CPU has

cleared the

BUSY

bit, a possible retransmission in case of lost arbitration or an error is disabled.

The CANIF2 Registers are used as a receive buffer. After the reception of a message, the contents
of the shift register are stored in the CANIF2 registers, without any acceptance filtering. Additionally,
the actual contents of the shift register can be monitored during the message transfer. Each time a
read message object is initiated by setting the

BUSY

bit of the CANIF2CRQ register, the contents

of the shift register are stored into the CANIF2 registers.

In Basic Mode, all message-object-related control and status bits and of the control bits of the
CANIFnCMSK registers are not evaluated. The message number of the CANIFnCRQ registers is
also not evaluated. In the CANIF2MCTL register, the

NEWDAT

and

MSGLST

bits retain their function,

the

DLC[3:0]

field shows the received DLC, the other control bits are cleared.

Basic Mode is enabled by setting the

BASIC

bit in the CANTST register.

Software can directly override control of the

CANnTX

signal in four different ways.

■

CANnTX

is controlled by the CAN Controller

■ The sample point is driven on the

CANnTX

signal to monitor the bit timing

■

CANnTX

drives a low value

■

CANnTX

drives a high value