Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This register indicates the source of the interrupt.

If several interrupts are pending, the CAN Interrupt (CANINT) register points to the pending interrupt
with the highest priority, disregarding the order in which the interrupts occurred. An interrupt remains
pending until the CPU has cleared it. If the

INTID

field is not 0x0000 (the default) and the

IE

bit in

the CANCTL register is set, the interrupt is active. The interrupt line remains active until the

INTID

field is cleared by reading the CANSTS register, or until the

IE

bit in the CANCTL register is cleared.

Reading the CAN Status (CANSTS) register clears the CAN Interrupt (CANINT) register,
if it is pending.

CAN Interrupt (CANINT)

CAN0 base: 0x4004.0000
CAN1 base: 0x4004.1000
Offset 0x010
Type RO, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

INTID

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000

RO

reserved

31:16

Interrupt Identifier

The number in this field indicates the source of the interrupt.

Description

Value

No interrupt pending

0x0000

Number of the message object that
caused the interrupt

0x0001-0x0020

Reserved

0x0021-0x7FFF

Status Interrupt

0x8000

Reserved

0x8001-0xFFFF

0x0000

RO

INTID

15:0