Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

■

PLA

: Physical Layer Address of the PHY. The integrated PHY's address is 0x0. The values

0x1 to 0x1F are available for external PHYs.

■

MII

: Register address of PHY register to be written.

■

CR

: Clock Reference for the MDIO interface.

■

MIIW

: Write/Read Initiation. This bit is programmed to a 0 to indicate that a read operation

is to be executed.

■

MIIB

: MII Busy. This bit is set to 1 to indicate that the MII is now busy with a read operation.

The EMAC clears this bit when the write has been transmitted.

Wait for the write to complete by polling the

MIIB

bit.

When the

MIIB

is clear, read the contents of the EMACMIIDATA register.

The following sections describe the hardware and software configuration required to set up the
Ethernet Controller.

Figure 24-16 on page 1655 shows the proper method for interfacing the Ethernet Controller to a
10/100BASE-T Ethernet jack.

1

2

3

6

7

8

16

15

14

11

10

9

1

2

3

4

5

6

7

8

9

10

TX+

TX-

RX+

TERM1A

TERM1B

RX-

TERM2A

TERM2B

CHASIS

CHASIS

49.9Ω

1%

49.9Ω

1%

0.1mF

3.3V

49.9Ω

1%

49.9Ω

1%

0.1mF

3.3V

3.3V

3.3V

0.1mF

0.1mF

4.87kΩ

1%

EN0TXOP

EN0TXON

EN0RXIP

EN0RXIN

RBIAS

1

2

3

4

5

6

7

8

75Ω

75Ω

75Ω

75Ω

1000pF
2000V

4700pF
2000V

1MΩ

NOTE: The 0.1mF capacitors on pins 2 and 7 of the HX1188FNL

should be located near the physical pins of the transformer.

The Ethernet PHY is designed to work with transformers that meet the IEEE 802.3 standard. To
utilize the Auto-MDIX (AMDIX) capability of the Ethernet PHY, a symmetrical transformer is