Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

The MAC PPS0 Width (EMACPPS0WIDTH) register contains the number of units of sub-second
increment value between the rising and corresponding falling edges of the

EN0PPS

output signal.

The PTP reference clock referred to below is MOSC clock in course update mode and in
fine correction mode, is the clock tick at which the system time gets updated.

Ethernet MAC PPS0 Width (EMACPPS0WIDTH)

Base 0x400E.C000
Offset 0x764
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

PPS0WIDTH

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

PPS0WIDTH

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

EN0PPS

Output Signal Width

These bits store the width between the rising edges and corresponding
falling edge of the of the

EN0PPS

signal output in terms of units of

sub-second increment value.

It must be programmed one value less than the required interval. For
example, if the PTP reference clock is 25 MHz (period of 40 ns), and
the desired interval between rising edges of

EN0PPS

signal output is 80

ns (that is, two units of sub-second increment value), then you should
program value 1 (2 -1) in this register.

The value programmed in this register must be less than the
value programmed in the Ethernet MAC PPS0 Interval
(EMACPPS0INTVL) register, offset 0x760.

0x0

RW

PPS0WIDTH

31:0