Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This register provides master control over the PWM generation blocks.

PWM Master Control (PWMCTL)

PWM0 base: 0x4002.8000
Offset 0x000
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

GLOBALSYNC0

GLOBALSYNC1

GLOBALSYNC2

GLOBALSYNC3

reserved

RW

RW

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000

RO

reserved

31:4

Update PWM Generator 3

Description

Value

No effect.

0

Any queued update to a load or comparator register in PWM
generator 3 is applied the next time the corresponding counter
becomes zero.

1

This bit automatically clears when the updates have completed; it cannot
be cleared by software.

0

RW

GLOBALSYNC3

3

Update PWM Generator 2

Description

Value

No effect.

0

Any queued update to a load or comparator register in PWM
generator 2 is applied the next time the corresponding counter
becomes zero.

1

This bit automatically clears when the updates have completed; it cannot
be cleared by software.

0

RW

GLOBALSYNC2

2