Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

These registers configure the PWM signal generation blocks (PWM0CTL controls the PWM generator
0 block, and so on). The Register Update mode, Debug mode, Counting mode, and Block Enable
mode are all controlled via these registers. The blocks produce the PWM signals, which can be
either two independent PWM signals (from the same counter), or a paired set of PWM signals with
dead-band delays added.

The PWM0 block produces the

MnPWM0

and

MnPWM1

outputs, the PWM1 block produces the

MnPWM2

and

MnPWM3

outputs, the PWM2 block produces the

MnPWM4

and

MnPWM5

outputs, and the PWM3

block produces the

MnPWM6

and

MnPWM7

outputs.

PWMn Control (PWMnCTL)

PWM0 base: 0x4002.8000
Offset 0x040
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

FLTSRC

MINFLTPER

LATCH

reserved

RW

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

ENABLE

MODE

DEBUG

LOADUPD

CMPAUPD

CMPBUPD

GENAUPD

GENBUPD

DBCTLUPD

DBRISEUPD

DBFALLUPD

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x000

RO

reserved

31:19

Latch Fault Input

Description

Value

Fault Condition Not Latched

A fault condition is in effect for as long as the generating source
is asserting.

0

Fault Condition Latched

A fault condition is set as the result of the assertion of the
faulting source and is held (latched) while the PWMISC

INTFAULTn

bit is set. Clearing the

INTFAULTn

bit clears the

fault condition.

1

When using an ADC digital comparator as a fault source, the

LATCH

and

MINFLTPER

bits in the PWMnCTL register should

be set to 1 to ensure trigger assertions are captured.

0

RW

LATCH

18