Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

The internal reset is released and the microcontroller loads from memory the initial stack pointer,
the initial program counter, and the first instruction designated by the program counter, and
then begins execution.

The HIBRIS register in the Hibernation module can be read to determine the cause of the reset.

The

HIB

bit in the RESC register is cleared by writing a 0.

The Hardware System Service Request (HSSR) register can be used to restore the device back
to factory settings. A successful write to the Hardware System Service Request (HSSR) register
initiates a system reset. The reset initialization process executes before examining the HSSR register
and processing the command. This register can only be accessed in privileged mode.

Before the return-to-factory settings routine has completed, a system reset sequence executes and
the

HSSR

bit in the RESC register is set. After the HSSR function has been processed, the

CDOFF

field in the HSSR register is written with the outcome of the function processing and another HSSR
system reset is executed. The

HSSR

bit can be cleared in the RESC register by writing a 0.

For more information regarding use of the HSSR register, refer to “Hardware System Service
Request” on page 255.

The microcontroller has multiple sources of non-maskable interrupt (NMI):

■ The assertion of the

NMI

signal.

■ A main oscillator verification error.

■ The

NMISET

bit in the Interrupt Control and State (INTCTRL) register in the Cortex

™

-M4F (see

■ The Watchdog module time-out interrupt when the

INTTYPE

bit in the Watchdog Control

(WDTCTL) register is set (see page 1181).

■ Tamper event (see “Hibernation Module” on page 561 for more information).

■ Any of the following BOR trigger events:

– V

DDA

under BOR setting

– V

DD

under BOR setting

Software must check the cause of the interrupt in the NMI Cause (NMIC) register in order to
distinguish among the sources.

The NMI signal is an alternate function for the GPIO port pin(s) specified in Table 31-3 on page 2054.

The alternate function must be enabled in the GPIO for the signal to be used as an interrupt, as
described in “General-Purpose Input/Outputs (GPIOs)” on page 771. Note that enabling the NMI
alternate function requires the use of the GPIO lock and commit function, similar to the requirements
of the GPIO port pins associated with JTAG/SWD functionality, see page 815. The active sense of