Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

During Sleep or Deep-Sleep mode, Flash memory can be in either the default active mode or the
low power mode; SRAM can be in the default active mode, standby mode, or low power mode. The
active mode in each case provides the fastest times to sleep and wake up, but consumes more
power. Low power mode provides the lowest power consumption, but takes longer to sleep and
wake up.

The SRAM can be programmed to prohibit any power management by configuring the

SRAMPM

bit

in the Sleep Power Configuration (SLPPWRCFG) register. This configuration operates in the
same way that legacy Stellaris

®

devices operate and provides the fastest sleep and wake-up times,

but consumes the most power while in Sleep and Deep-Sleep mode.

The following power saving options are available in Sleep and Deep-Sleep modes:

■ The clocks can be gated according to the settings in the peripheral-specific SCGC or DCGC

registers.

■ In Deep-Sleep mode, the clock source can be changed and the PIOSC can be powered off (if

no active peripheral requires it) using the DSCLKCFG register. These options are not available
for Sleep mode.

■ The LDO voltage can be changed using the LDOSPCTL or LDODPCTL register.

■ The Flash memory can be put into low power mode.

■ The SRAM can be put into standby or low power mode.

For typical power consumption and sleep/wake-up times, refer to “Current Consumption” on page 2173
and “Sleep Modes” on page 2122.

The SDPMST register provides results on the Dynamic Power Management command issued. It
also has some real time status that can be viewed by a debugger or the core if it is running. These
events do not trigger an interrupt and are meant to provide information to help tune software for
power management. The status register gets written at the beginning of every Dynamic Power
Management event request that provides error checking. There is no mechanism to clear the bits;
they are overwritten on the next event. The data is real time and there is no event to register that
information.

In this mode, the power supplies are turned off to the main part of the microcontroller and only the
Hibernation module's circuitry is active. An external wake event or RTC event is required to bring
the microcontroller back to Run mode. The Cortex-M4F processor and peripherals outside of the
Hibernation module see a normal "power on" sequence and the processor starts running code.
Software can determine if the microcontroller has been restarted from Hibernate mode by inspecting
the

HIB

bit in the RESC register. If the HIB module has been put in hibernation mode and a reset

occurs, the reset handler should check the HIB Raw Interrupt Status (HIBRIS) register in the HIB
module to determine the cause of the reset.

The Hardware System Service Request (HSSR) register is used to issue a request that returns
a device to factory settings. An HSSR consists of writing the appropriate key and data structure
address offset to the HSSR register in the System Control Module. Any HSSR initiates a reset event
as the first event in the process. Then the HSSR register is evaluated.