Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This register provides detailed information on the power subsystem event that caused a reset or
interrupt. The event sets the condition in this register without regard to whether it is used to generate
a System control Interrupt, Reset, NMI, or no action. The PTBOCTL register contains the action to
be taken on the specific events. The combination of the PWRTC register outputs and the PTBOCTL
register causes the appropriate interrupt or reset condition to occur and the corresponding status
bits to be set.

Power-Temperature Cause (PWRTC)

Base 0x400F.E000
Offset 0x060
Type RW1C, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

VDD_UBOR

reserved

VDDA_UBOR

reserved

RW1C

RO

RO

RO

RW1C

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

31:5

V

DDA

Under BOR Status

Description

Value

V

DDA

has not tripped under voltage BOR comparison.

0

V

DDA

has tripped under voltage BOR comparison.

1

0

RW1C

VDDA_UBOR

4

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

3:1

V

DD

Under BOR Status

Description

Value

V

DD

has not tripped under voltage BOR comparison.

0

V

DD

has tripped under voltage BOR comparison.

1

0

RW1C

VDD_UBOR

0