Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This register provides configuration information for the power control of the SRAM and Flashmemory
while in Deep-Sleep mode.

Deep-Sleep Power Configuration (DSLPPWRCFG)

Base 0x400F.E000
Offset 0x18C
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

SRAMPM

reserved

FLASHPM

reserved

TSPD

LDOSM

reserved

RW

RW

RO

RO

RW

RW

RO

RO

RW

RW

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000.00

RO

reserved

31:10

LDO Sleep Mode

Description

Value

LDO is disabled in sleep-mode.

0

LDO is placed in a low power mode when deep sleep mode is
entered.

1

0

RW

LDOSM

9

Temperature Sense Power Down

This bit controls low power mode for the internal temperature sensor in
the ADC.

Description

Value

Temperature sensor in the ADC is disabled in sleep-mode.

0

The internal temperature sensor in the ADC is placed in a low
power mode when deep sleep mode is entered.

1

0

RW

TSPD

8

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0

RO

reserved

7:6