Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This register provides the status of power to the EMAC SRAM memory array.

The EMAC memory array does not support retention and can only be turned ON and OFF.
Memory array OFF is supported only when the power domain is off. If the memory array is
currently turned on (

PWRCTL

= 0x3) and the power control to the EMAC is subsequently

removed by clearing the

P0

bit of the PCEMAC register, the event causes the memory array

to turn off and the

MEMSTAT

bit in the EMACPDS register to be 0x0 (array OFF).

Ethernet MAC Power Domain Status (EMACPDS)

Base 0x400F.E000
Offset 0x288
Type RO, reset 0x0000.003F

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

PWRSTAT

MEMSTAT

reserved

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

1

1

1

1

1

1

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

31:6

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x3

RO

reserved

5:4

Memory Array Power Status

Displays status of EMAC SRAM memory

Description

Value

Array OFF

0x0

Reserved

0x1-0x2

Array On

0x3

0x3

RO

MEMSTAT

3:2

Power Domain Status

Description

Value

OFF

0x0

Reserved

0x1-0x2

ON

0x3

0x3

RO

PWRSTAT

1:0