Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

The DCGCSSI register provides software the capability to enable and disable the SSI modules in
deep-sleep mode. When enabled, a module is provided a clock. When disabled, the clock is disabled
to save power.

Important: This register should be used to control the clocking for the SSI modules.

Synchronous Serial Interface Deep-Sleep Mode Clock Gating Control (DCGCSSI)

Base 0x400F.E000
Offset 0x81C
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

D0

D1

D2

D3

reserved

RW

RW

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

31:4

SSI Module 3 Deep-Sleep Mode Clock Gating Control

Description

Value

SSI module 3 is disabled in deep-sleep mode.

0

Enable and provide a clock to SSI module 3 in deep-sleep mode.

1

0

RW

D3

3

SSI Module 2 Deep-Sleep Mode Clock Gating Control

Description

Value

SSI module 2 is disabled in deep-sleep mode.

0

Enable and provide a clock to SSI module 2 in deep-sleep mode.

1

0

RW

D2

2

SSI Module 1 Deep-Sleep Mode Clock Gating Control

Description

Value

SSI module 1 is disabled in deep-sleep mode.

0

Enable and provide a clock to SSI module 1 in deep-sleep mode.

1

0

RW

D1

1

SSI Module 0 Deep-Sleep Mode Clock Gating Control

Description

Value

SSI module 0 is disabled in deep-sleep mode.

0

Enable and provide a clock to SSI module 0 in deep-sleep mode.

1

0

RW

D0

0