Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

The PRADC register indicates whether the ADC modules are ready to be accessed by software
following a change in status of power, Run mode clocking, or reset. A power change is initiated if
the corresponding PCADC bit is changed from 0 to 1. A Run mode clocking change is initiated if
the corresponding RCGCADC bit is changed. A reset change is initiated if the corresponding SRADC
bit is changed from 0 to 1.

The PRADC bit is cleared on any of the above events and is not set again until the module is
completely powered, enabled, and internally reset.

Analog-to-Digital Converter Peripheral Ready (PRADC)

Base 0x400F.E000
Offset 0xA38
Type RO, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

R0

R1

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

31:2

ADC Module 1 Peripheral Ready

Description

Value

ADC module 1 is not ready for access. It is unclocked,
unpowered, or in the process of completing a reset sequence.

0

ADC module 1 is ready for access.

1

0

RO

R1

1

ADC Module 0 Peripheral Ready

Description

Value

ADC module 0 is not ready for access. It is unclocked,
unpowered, or in the process of completing a reset sequence.

0

ADC module 0 is ready for access.

1

0

RO

R0

0