Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This register is the 32-bit seconds match register for the RTC counter. The 15-bit sub second match
value is stored in the reading the

RTCSSC

field in the HIBRTCSS register and can be used in

conjunction with this register for a more precise time match.

Except for the HIBIO and a portion of the HIBIC register, all other Hibernation module
registers are on the Hibernation module clock domain and have special timing requirements.
Software should make use of the

WRC

bit in the HIBCTL register to ensure that the required

timing gap has elapsed. If the

WRC

bit is clear, any attempted write access is ignored. See

“Register Access Timing” on page 565. The HIBIO register and bits

RSTWK

,

PADIOWK

and

WC

of the HIBIC register do not require waiting for write to complete. Because these registers

are clocked by the system clock, writes to these registers/bits are immediate.

Writing to registers other than the HIBCTL and HIBIM before the

CLK32EN

bit in the HIBCTL

register has been set may produce unexpected results.

Hibernation RTC Match 0 (HIBRTCM0)

Base 0x400F.C000
Offset 0x004
Type RW, reset 0xFFFF.FFFF

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

RTCM0

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

RTCM0

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

Type

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

Reset

Description

Reset

Type

Name

Bit/Field

RTC Match 0

A write loads the value into the RTC match register.

A read returns the current match value.

0xFFFF.FFFF

RW

RTCM0

31:0