Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

■ Migration from the ARM7

™

processor family for better performance and power efficiency

■ Optimized for single-cycle Flash memory usage up to specific frequencies; see “Internal

Memory” on page 630 for more information.

■ Ultra-low power consumption with integrated sleep modes

ARM Cortex-M4F includes an integrated system timer, SysTick. SysTick provides a simple, 24-bit,
clear-on-write, decrementing, wrap-on-zero counter with a flexible control mechanism. The counter
can be used in several different ways, for example:

■ An RTOS tick timer that fires at a programmable rate (for example, 100 Hz) and invokes a SysTick

routine

■ A high-speed alarm timer using the system clock

■ A variable rate alarm or signal timer—the duration is range-dependent on the reference clock

used and the dynamic range of the counter

■ A simple counter used to measure time to completion and time used

■ An internal clock-source control based on missing/meeting durations

The TM4C129XNCZAD controller includes the ARM Nested Vectored Interrupt Controller (NVIC).
The NVIC and Cortex-M4F prioritize and handle all exceptions in Handler Mode. The processor
state is automatically stored to the stack on an exception and automatically restored from the stack
at the end of the Interrupt Service Routine (ISR). The interrupt vector is fetched in parallel to the
state saving, enabling efficient interrupt entry. The processor supports tail-chaining, meaning that
back-to-back interrupts can be performed without the overhead of state saving and restoration.
Software can set eight priority levels on 7 exceptions (system handlers) and 109 interrupts.

■ Deterministic, fast interrupt processing: always 12 cycles, or just 6 cycles with tail-chaining (these

values reflect no FPU stacking)

■ External non-maskable interrupt signal (NMI) available for immediate execution of NMI handler

for safety critical applications

■ Dynamically reprioritizable interrupts

■ Exceptional interrupt handling via hardware implementation of required register manipulations

The SCB provides system implementation information and system control, including configuration,
control, and reporting of system exceptions.

The MPU supports the standard ARM7 Protected Memory System Architecture (PMSA) model. The
MPU provides full support for protection regions, overlapping protection regions, access permissions,
and exporting memory attributes to the system.