Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Poll the FMC register until the

WRITE

bit is cleared.

Write the 16-KB aligned address to the FMA register.

Write the Flash memory write key and the

ERASE

bit to the FMC register.

Poll the FMC register until the

ERASE

bit is cleared or, alternatively, enable the programming

interrupt using the

PMASK

bit in the FCIM register.

Write the Flash memory write key and the

MERASE

bit to the FMC register.

Poll the FMC register until the

MERASE

bit is cleared or, alternatively, enable the programming

interrupt using the

PMASK

bit in the FCIM register.

A 32-word write buffer provides the capability to perform faster write accesses to the Flash memory
by programming two 32-bit words at a time, allowing 32 words to be programmed in the same time
as 16 would take using the method described above. The data for the buffered write is written to
the Flash Write Buffer (FWBn) registers.

The registers are 32-word aligned with Flash memory, and therefore the register FWB0 corresponds
with the address in FMA where bits [6:0] of FMA are all 0. FWB1 corresponds with the address in
FMA + 0x4 and so on. Only the FWBn registers that have been updated since the previous buffered
Flash memory write operation are written. The Flash Write Buffer Valid (FWBVAL) register shows
which registers have been written since the last buffered Flash memory write operation. This register
contains a bit for each of the 32 FWBn registers, where bit[n] of FWBVAL corresponds to FWBn.
The FWBn register has been updated if the corresponding bit in the FWBVAL register is set.

Write the source data to the FWBn registers.

Write the target address to the FMA register. This must be a 32-word aligned address (that is,
bits [6:0] in FMA must be 0s).

Write the Flash memory write key and the

WRBUF

bit to the FMC2 register.

Poll the FMC2 register until the

WRBUF

bit is cleared or wait for the

PMIS

interrupt to be signaled.

The Boot Configuration (BOOTCFG) register requires a POR before the committed
changes take effect.

This section discusses how to update registers that are resident within the Flash memory. These
registers exist in a separate space from the main Flash memory array and are not affected by an
ERASE or MASS ERASE operation. The bits in these registers can be changed from 1 to 0 with a
commit operation. The register contents are unaffected by any reset condition except power-on
reset, which returns the register contents to 0xFFFF.FFFE for the BOOT Configuration (BOOTCFG)
register and 0xFFFF.FFFF for all others. By committing the register values using the

COMT

bit in the

Flash Memory Control (FMC) register, the register contents become non-volatile and are therefore