Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This read-only register indicates that the μDMA channel is waiting on a request. A peripheral can
hold off the μDMA from performing a single request until the peripheral is ready for a burst request
to enhance the μDMA performance. The use of this feature is dependent on the design of the
peripheral and is not controllable by software in any way. This register cannot be read when the
μDMA controller is in the reset state.

DMA Channel Wait-on-Request Status (DMAWAITSTAT)

Base 0x400F.F000
Offset 0x010
Type RO, reset 0x03C3.CF00

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

WAITREQ[n]

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

1

1

0

0

0

0

1

1

1

1

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

WAITREQ[n]

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

1

1

1

1

0

0

1

1

Reset

Description

Reset

Type

Name

Bit/Field

Channel [n] Wait Status

These bits provide the channel wait-on-request status. Bit 0 corresponds
to channel 0.

Description

Value

The corresponding channel is not waiting on a request.

0

The corresponding channel is waiting on a request.

1

0x03C3.CF00

RO

WAITREQ[n]

31:0