Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

empty or the WFIFO is full. Note that when the µDMA controller is stalled, the core continues
operation. See “Micro Direct Memory Access (μDMA)” on page 707 for more information on configuring
the µDMA.

The size of the FIFOs must be taken into consideration when configuring the µDMA to transfer data
to and from the EPI. The arbitration size should be 4 or less when writing to EPI address space and
8 or less when reading from EPI address space.

To enable and initialize the EPI controller, the following steps are necessary:

Enable the EPI module using the RCGCEPI register. See page 402.

Enable the clock to the appropriate GPIO module via the RCGCGPIO register. See page 398.
To find out which GPIO port to enable, refer to “Signal Description” on page 848.

Set the GPIO

AFSEL

bits for the appropriate pins. See page 801. To determine which GPIOs to

configure, see Table 31-4 on page 2070.

Configure the GPIO current level and/or slew rate as specified for the mode selected. See
page 803 and page 811.

Configure the

PMCn

fields in the GPIOPCTL register to assign the EPI signals to the appropriate

pins. See page 818 and Table 31-5 on page 2087.

Select the mode for the EPI block to SDRAM, HB8, HB16, or general parallel use, using the

MODE

field in the EPI Configuration (EPICFG) register. Set the mode-specific details (if needed)

using the appropriate mode configuration EPI Host Bus Configuration (EPIHBnCFGn) registers
for the desired chip-select configuration. Set the EPI Main Baud Rate (EPIBAUD) and EPI
Main Baud Rate 2 (EPIBAUD2) register if the baud rate must be slower than the system clock
rate.

Configure the address mapping using the EPI Address Map (EPIADDRMAP) register. The
selected start address and range is dependent on the type of external device and maximum
address (as appropriate). For example, for a 512-megabit SDRAM, program the

ERADR

field to

0x1 for address 0x6000.0000 or 0x2 for address 0x8000.0000; and program the

ERSZ

field to

0x3 for 256 MB. If using General-Purpose mode and no address at all, program the

EPADR

field

to 0x1 for address 0xA000.0000 or 0x2 for address 0xC000.0000; and program the

EPSZ

field

to 0x0 for 256 bytes.

To read or write directly, use the mapped address area (configured with the EPIADDRMAP
register). Up to 4 or 5 writes can be performed at once without blocking. Each read is blocked
until the value is retrieved.

To perform a non-blocking read, see “Non-Blocking Reads” on page 850.

The application should not attempt to access externally until eight system clock cycles after
the EPI has been fully configured.

Once a

MODE

field has been programmed in the EPICFG register, the application should

reset all configuration registers before re-programming to a new

MODE

value.

The following sub-sections describe the initialization and configuration for each of the modes of
operation. Care must be taken to initialize everything properly to ensure correct operation. Control
of the GPIO states is also important, as changes may cause the external device to interpret pin