Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Clock

(EPI0S31)

Frame

(EPI0S30)

RD

(EPI0S29)

WR

(EPI0S28)

When

FRMCNT

=2, the FRAME signal transitions the rising edge of the WR or RD strobes for every

third access, and so on for every value of

FRMCNT

, see Figure 11-27 on page 884.

CLOCK

(EPI0S31)

FRAME

(EPI0S30)

RD

(EPI0S29)

WR

(EPI0S28)

If the

CLKGATE

bit in the EPIGPCFG register is clear, the EPI clock always toggles when

General-purpose mode is enabled. If

CLKGATE

is set, the clock is output only when a transaction

is occurring, otherwise the clock is held high. If the

WR2CYC

bit is clear, the EPI clock begins toggling

1 cycle before the WR strobe goes High. If the

WR2CYC

bit is set, the EPI clock begins toggling when

the WR strobe goes High. The clock stops toggling after the first rising edge after the WR strobe is
deasserted. The RD strobe operates in the same manner as the WR strobe when the

WR2CYC

bit

is set. See Figure 11-28 on page 884 and Figure 11-29 on page 885.

WR

(EPI0S28)

Address

Data

Clock

(EPI0S31)