Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Description

Reset

Type

Name

Bit/Field

CS3n PSRAM Configuration Register Write

Used for PSRAM configuration registers.

With

WRCRE

set, the next transaction by the EPI will be a write of the

CR

bit field in the EPIHBPSRAM register to the configuration register (CR)
of the PSRAM. The

WRCRE

bit will self clear once the write-enabled CRE

access is complete.

Description

Value

No Action.

0

Start CRE write transaction for CS3n.

1

0

RW

WRCRE

18

CS3n PSRAM Configuration Register Read

Used for PSRAM configuration registers.

With the

RDCRE

set, the next access is a read of the PSRAM's

Configuration Register (CR). This bit self clears once the CRE access
is complete. The address for the CRE access is located at
EPIHBPSRAM[19:18]. The read data is returned on
EPIHBPSRAM[15:0].

Description

Value

No Action.

0

Start CRE read transaction for CS3n.

1

0

RW

RDCRE

17

CS3n Burst Mode

Burst mode must be used with an ALE, which is configured by
programming the

CSCFG

and

CSCFGEXT

fields in the EPIHB16CFG2

register. Burst mode must be used in ADMUX, which is set by the

MODE

field in EPIHB16CFG4.

Burst mode is optimized for word-length accesses.

Description

Value

Burst mode is disabled.

0

Burst mode is enabled for CS3n.

1

0

RW

BURST

16

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x00

RO

reserved

15:8