Texas Instruments DM6467 Digital Video Evaluation Module TMDXEVM6467T TMDXEVM6467T Datenbogen

SPRS605C – JULY 2009 – REVISED JUNE 2012

If the internal oscillator is bypassed, to minimize the clock jitter a single clean power supply should power
both the DM6467T device and the external clock oscillator circuit. The minimum CLKIN rise and fall times
should also be observed. For the input clock timing requirements, see

, Clock PLL Electrical

Data/Timing (Input and Output Clocks).

Rise/fall times, duty cycles (high/low pulse durations), and the load capacitance of the external clock
source must meet the device requirements in this data manual (see

Over Recommended Ranges of Supply Voltage and Operating Temperature, and

PLL Electrical Data/Timing (Input and Output Clocks).)

The DM6467T includes a selectable general-purpose clock output (CLKOUT0) [see

] and two

selectable audio output clocks (AUDIO_CLK0 and AUDIO_CLK1) for synchronizing external audio devices
with the on-chip system or video clocks [see

and

]. The source for these output

clocks is controlled by the CLKCTL register (0x01C4 005C). For more detailed information on the CLKCTL
register, see

, Clock and Oscillator Control.

Copyright © 2009–2012, Texas Instruments Incorporated

157

Product Folder Link(s):