Texas Instruments DM6467 Digital Video Evaluation Module TMDXEVM6467T TMDXEVM6467T Datenbogen

SPRS605C – JULY 2009 – REVISED JUNE 2012

The DM6467T VLYNQ peripheral provides a high speed serial communications interface with the following
features.

•

Low Pin Count

•

Scalable Performance/Support

•

Simple Packet Based Transfer Protocol for Memory Mapped Access
–

Write Request/Data Packet

–

Read Request Packet

–

Read Response Data Packet

–

Interrupt Request Packet

•

Supports both Symmetric and Asymmetric Operation
–

Tx pins on first device connect to Rx pins on second device and vice versa

–

Data pin widths are automatically detected after reset

–

Request packets, response packets, and flow control information are all multiplexed and sent
across the same physical pins

–

Supports both Host/Peripheral and Peer-to-Peer communication

•

Simple Block Code Packet Formatting (8-bit/10-bit)

•

In Band Flow Control
–

No extra pins needed

–

Allows receiver to momentarily throttle back transmitter when overflow is about to occur

–

Uses built in special code capability of block code to seamlessly interleave flow control information
with user data

–

Allows system designer to balance cost of data buffering versus performance

•

Multiple outstanding transactions

•

Automatic packet formatting optimizations

•

Internal loop-back mode

The VLYNQ peripheral includes a bus master interface that allows external device initiated transfers to
access the DM6467T system bus.

shows the memory map for the VLYNQ master interface.

0x0000 0000

0x01BF FFFF

28M

Reserved

0x01C0 0000

0x0FFF FFFF

228M

CFG Bus Peripherals

0x1000 0000

0x1000 FFFF

64K

Reserved

0x1001 0000

0x1001 3FFF

16K

ARM RAM 0 (Data)

0x1001 4000

0x1001 7FFF

16K

ARM RAM 1 (Data)

0x1001 8000

0x1001 FFFF

32K

ARM ROM (Data)

294

Copyright © 2009–2012, Texas Instruments Incorporated

Product Folder Link(s):