Texas Instruments DM6467 Digital Video Evaluation Module TMDXEVM6467T TMDXEVM6467T Datenbogen

Produktcode
TMDXEVM6467T
Seite von 352
SPRS605C – JULY 2009 – REVISED JUNE 2012
Table 7-125. UART0 – UART/IrDA/CIR Register Program Map
HEX ADDRESS
REGISTER
RANGE
LCR[7] = 0
LCR[7] = 1 & LCR[7:0]
0xBF
LCR[7:0] = 0xBF
READ
WRITE
READ
WRITE
READ
WRITE
0x01C2 0000
RHR
THR
DLL
DLL
DLL
DLL
0x01C2 0004
IER
(1)
IER
(1)
DLH
DLH
DLH
DLH
0x01C2 0008
IIR
FCR
(2)
IIR
FCR
(2)
EFR
EFR
0x01C2 000C
LCR
LCR
LCR
LCR
LCR
LCR
0x01C2 0010
MCR
(2)
MCR
(2)
MCR
(2)
MCR
(2)
XON1/ADDR1
XON1/ADDR1
0x01C2 0014
LSR
LSR
XON2/ADR2
XON2/ADDR2
0x01C2 0018
MSR/TCR
(3)
TCR
(3)
MSR/TCR
(3)
TCR
(3)
XOFF1/TCR
(3)
XOFF1/TCR
(3)
0x01C2 001C
SPR/TLR
(3)
SPR/TLR
(3)
SPR/TLR
(3)
SPR/TLR
(3)
XOFF2/TLR
(3)
XOFF2/TLR
(3)
0x01C2 0020
MDR1
MDR1
MDR1
MDR1
MDR1
MDR1
0x01C2 0024
MDR2
MDR2
MDR2
MDR2
MDR2
MDR2
0x01C2 0028
SFLSR
TXFLL
SFLSR
TXFLL
SFLSR
TXFLL
0x01C2 002C
RESUME
TXFLH
RESUME
TXFLH
RESUME
TXFLH
0x01C2 0030
SFREGL
RXFLL
SFREGL
RXFLL
SFREGL
RXFLL
0x01C2 0034
SFREGH
RXFLH
SFREGH
RXFLH
SFREGH
RXFLH
0x01C2 0038
BLR
BLR
UASR
UASR
0x01C2 003C
ACREG
ACREG
0x01C2 0040
SCR
SCR
SCR
SCR
SCR
SCR
0x01C2 0044
SSR
SSR
SSR
0x01C2 0048
EBLR
EBLR
0x01C2 004C
0x01C2 0050
MVR
MVR
MVR
0x01C2 0054
SYSC
SYSC
SYSC
SYSC
SYSC
SYSC
0x01C2 0058
SYSS
SYSS
SYSS
0x01C2 005C
WER
WER
WER
WER
WER
WER
0x01C2 0060
CFPS
CFPS
CFPS
CFPS
CFPS
CFPS
0x01C2 0064 -
0x01C2 007F
(1)
In UART modes, IER.[7:4] can only be written when ENHANCED_EN in EFR = 1. In IrDA/CIR modes, ENHANCED_EN in EFR has no
impact on the access to IER.[7:4].
(2)
MCR.[7:5] and the TX_FIFO_TRIG bits in FCR can only be written to when the ENHANCED_EN bit in EFR = 1.
(3)
Transmission control register (TCR) and trigger level register (TLR) are accessible only when the ENHANCED_EN bit in the EFR =1
and the TCR_TLR bit in the MCR = 1.
328
Peripheral Information and Electrical Specifications
Copyright © 2009–2012, Texas Instruments Incorporated
Product Folder Link(s):