Texas Instruments CC2650DK Benutzerhandbuch

8

TBILD

R/W

X

GPT Timer B PWM Interval Load Write

0h = Update the TBR register with the value in the TBILR register on
the next clock cycle. If the pre-scaler is used, update the TBPS
register with the value in the TBPR register on the next clock cycle.

1h = Update the TBR register with the value in the TBILR register on
the next timeout. If the prescaler is used, update the TBPS register
with the value in the TBPR register on the next timeout.

7

TBSNAPS

R/W

X

GPT Timer B Snap-Shot Mode

0h = Snap-shot mode is disabled.

1h = If Timer B is configured in the periodic mode

6

TBWOT

R/W

X

GPT Timer B Wait-On-Trigger

0h = Timer B begins counting as soon as it is enabled.

1h = If Timer B is enabled (CTL.TBEN is set), Timer B does not
begin counting until it receives a trigger from the timer in the
previous position in the daisy chain.

5

TBMIE

R/W

X

GPT Timer B Match Interrupt Enable.

0h = The match interrupt is disabled for match events. Additionally,
triggers to the DMA and ADC on match events are prevented

1h = An interrupt is generated when the match value in the
TBMATCHR register is reached in the one-shot and periodic modes.

4

TBCDIR

R/W

X

GPT Timer B Count Direction

0h = DOWN : The timer counts down.

1h = UP : The timer counts up. When counting up, the timer starts
from a value of 0x0.

3

TBAMS

R/W

X

GPT Timer B Alternate Mode Note: To enable PWM mode, you must
also clear TBCM bit and configure TBMR field to 0x2.

0h = Capture/Compare mode is enabled.

1h = PWM mode is enabled

2

TBCM

R/W

X

GPT Timer B Capture Mode

0h = EDGCNT : Edge-Count mode

1h = EDGTIME : Edge-Time mode

1-0

TBMR

R/W

X

GPT Timer B Mode The Timer mode is based on the timer
configuration defined by CFG.CFG

1h = One-Shot Timer mode

2h = Periodic Timer mode

3h = Capture mode

1092

SWCU117A – February 2015 – Revised March 2015

Copyright © 2015, Texas Instruments Incorporated