Texas Instruments CC2650DK Benutzerhandbuch

R0

R/W

–

Cortex general-purpose register 0

See

R1

R/W

–

Cortex general-purpose register 1

See

R2

R/W

–

Cortex general-purpose register 2

See

R3

R/W

–

Cortex general-purpose register 3

See

R4

R/W

–

Cortex general-purpose register 4

See

R5

R/W

–

Cortex general-purpose register 5

See

R6

R/W

–

Cortex general-purpose register 6

See

R7

R/W

–

Cortex general-purpose register 7

See

R8

R/W

–

Cortex general-purpose register 8

See

R9

R/W

–

Cortex general-purpose register 9

See

R10

R/W

–

Cortex general-purpose register 10

See

R11

R/W

–

Cortex general-purpose register 11

See

R12

R/W

–

Cortex general-purpose register 12

See

SP

R/W

–

Stack pointer

See

LR

R/W

0xFFFF FFFF

Link register

See

PC

R/W

–

Program counter

See

PSR

R/W

0x0100 0000

Program status register

See

PRIMASK

R/W

0x0000 0000

Priority mask register

See

FAULTMASK

R/W

0x0000 0000

Fault mask register

See

BASEPRI

R/W

0x0000 0000

Base priority mask register

See

CONTROL

R/W

0x0000 0000

Control register

See

This section lists and describes the Cortex-M3 registers, in the order shown in

. The core

registers are not memory mapped and are accessed by register name rather than offset.

The register type shown in the register descriptions refers to type during program

execution in thread mode and handler mode. Debug access can differ.

–

The R0 registers are 32-bit general-purpose registers for data operations and can be accessed from
either privileged or unprivileged mode.

R/W

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10

9

8

7

6

5

4

3

2

1

0

DATA

31:0

DATA

Register data

RW

—

34

SWCU117A – February 2015 – Revised March 2015

Copyright © 2015, Texas Instruments Incorporated