Texas Instruments CC2650DK Benutzerhandbuch

On scan-in:
0: Only a read is performed.
1: A write to the specified register is performed.
On scan-out:
If the previous scan resulted in a write to a ROUTER addressed
register, then when bit 31 is scanned out during the next trip
through the Shift DR state, it indicates whether the previous
write succeeded. If 1, the previous write failed. If 0, the previous
write was successful.
A write to a debug or test secondary TAP control and status

31

Write Enable

1

W

0

register may fail for a number of reasons including:

• ICEPick is in the disconnected state.

• The TapPresent bit is 0, which indicates that a TAP does

not exist at this location.

• The TapEnable bit is 0, which indicates that security or

other reasons are currenty preventing access to this TAP.

• A previous programmation of the ResetControl or

ReleaseFromWIR bits has not been processed yet.

Block select:

000: ICEPick Control (see

)

30-28

Block Select

3

RW

000

001: Test TAP Linking Control Block (see

010: Debug TAP Linking Control Block (see

011-111: Reserved

This field specifies the register within the selected block (See

27-24

Register Number

4

RW

0000

,

, and

)

Selected Register

Based on the values in Block Select and Register Number fields,

23-0

24

–

–

Contents

the corresponding register will be mapped to this field.

During the Capture DR state, the Data Shift register is inspected. The register specified by the Block and
Register fields is read and the value is placed in the lower 24 bits of the Data Shift register. Note that the
current contents of the Data Shift register were those loaded by the previous scan. The register specified
in DR scan n 1 is read during scan n. Of course, if an intervening IR scan occurs, the contents of the Data
Shift register are unpredictable, so a read of the register indicated in DR scan n 1 will not occur.

Sometimes an action on the destination register is still pending when the Update DR state is reached.
Some of the bits of the destination register may not be changed while the action is pending, such as the
reset controls signals have been written but not acted upon yet. Therefore, the new value indicated by this
write may not be applied to the register. If this happens, the write to the ICEPick register is suppressed
and the write-failure flag is set to 1. The write-failure bit is captured into the Data Shift register at bit 31.
When the value has been captured, the WF flag is cleared.

If bit 31 indicates that a read should be performed, the ICEPick register specified is not touched at this
point. The ICEPick register contents remain undisturbed.

If the contents of the Data Shift register remain constant until the next Capture DR state, then the register
specified will be read at that point. An intervening IR scan will disturb the Data Shift register contents, and
as a consequence it cannot be assured that the register specified will be read.

There is no address buffering within the ICEPick for the read Block and Register other than the Data Shift
register. No extra storage is needed when the proper scan sequence is followed. Refer to

for

the sequence.

This section describes the TAP routing registers that can be accessed using router scan.

The ICEPick Control Block implements the

. Reads of unused registers return all 0s.

403

SWCU117A – February 2015 – Revised March 2015

Copyright © 2015, Texas Instruments Incorporated