Texas Instruments Three Phase BLDC Motor Kit with DRV8312 and InstaSPIN-Enabled Piccolo TMS320F28069M MCU DRV8312-69M-KI DRV8312-69M-KIT Datenbogen

SLES256D – MAY 2010 – REVISED JANUARY 2014

We recommend using a complementary control
scheme for switching phases to prevent circulated

Three reset pins are provided for independent control

energy flowing inside the phases and to make current

of half-bridges A, B, and C. When RESET_X is

limiting feature active all the time. Complementary

asserted low, two power-stage FETs in half-bridges X

control scheme also forces the current flowing

are forced into a high-impedance (Hi-Z) state.

through sense resistors all the time to have a better
current sensing and control of the system.

A rising-edge transition on reset input allows the
device to resume operation after a shut-down fault.
That is, when half-bridge X has OC shutdown in CBC

shows six steps trapezoidal scheme with

mode, a low to high transition of RESET_X pin will

hall sensor control and

shows six steps

clear the fault and FAULT pin. When an OTSD or OC

trapezoidal scheme with sensorless control. The hall

shutdown

in

Latching

mode

occurs,

all

three

sensor sequence in real application might be different

RESET_A, RESET_B, and RESET_C need to have a

than the one we showed in

depending on

low to high transition to clear the fault and reset

the motor used. Please check motor manufacture

FAULT signal.

datasheet for the right sequence in applications. In
six step trapezoidal complementary control scheme, a
half bridge with larger than 50% duty cycle will have a

positive current and a half bridge with less than 50%

The DRV8312/32 support two different modes of

duty cycle will have a negative current. For normal

operation:

operation, changing PWM duty cycle from 50% to

1. Three-phase (3PH) or three half bridges (HB)

100% will adjust the current from 0 to maximum value

with CBC current limit

with six steps control. It is recommanded to apply a
minimum 50ns to 100 ns PWM pulse at each

2. Three-phase or three half bridges with OC

switching cycle at lower side to properly charge the

latching shutdown (no CBC current limit)

bootstrap cap. The impact of minimum pulse at low
side FET is pretty small, e.g., the maximum duty

Because each half bridge has independent supply

cycle is 99.9% with 100ns minimum pulse on low

and ground pins, a shunt sensing resistor can be

side. RESET_Xpin can be used to get channel X into

inserted between PVDD to PVDD_X or GND_X to

high impedance mode. If you prefer PWM switching

GND (ground plane). A high side shunt resistor

one channel but hold low side FET of the other

between PVDD and PVDD_X is recommended for

channel on (and third channel in Hi-Z) for 2-quadrant

differential current sensing because a high bias

mode, OT latching shutdown mode is recommended

voltage on the low side sensing could affect device

to prevent the channel with low side FET on stuck in

operation. If low side sensing has to be used, a shunt

Hi-Z during OC event in CBC mode.

resistor value of 10 m

Ω or less or sense voltage 100

mV or less is recommended.

The DRV8312/32 can also be used for sinusoidal

and

show the three-phase

waveform control and field oriented control. Please

application examples, and

shows how to

check TI website MCU motor control library for

connect to DRV8312/32 with some simple logic to

control algorithms.

accommodate conventional 6 PWM inputs control.

Copyright © 2010–2014, Texas Instruments Incorporated

13

Product Folder Links: