Texas Instruments AM18x evaluation module with Wi-Fi TMDXEVMWIFI1808L TMDXEVMWIFI1808L Datenbogen

SPRS653E – FEBRUARY 2010 – REVISED MARCH 2014

SPI0_CLK / EPWM0A / GP1[8] / MII_RXCLK

D19

I/O

CP[7]

A

SPI0 clock

SPI0_ENA / EPWM0B / PRU0_R30[6] / MII_RXDV

C17

I/O

CP[7]

A

SPI0 enable

SPI0_SCS[0] / TM64P1_OUT12 / GP1[6] / MDIO / TM64P1_IN12

D17

I/O

CP[10]

A

SPI0_SCS[1] / TM64P0_OUT12 / GP1[7] / MDCLK / TM64P0_IN12

E16

I/O

CP[10]

A

SPI0_SCS[2] / UART0_RTS / GP8[1] / MII_RXD[0] / SATA_CP_DET D16

I/O

CP[9]

A

SPI0 chip selects

SPI0_SCS[3] / UART0_CTS / GP8[2] / MII_RXD[1] /

E17

I/O

CP[9]

A

SATA_MP_SWITCH

SPI0_SCS[4] / UART0_TXD / GP8[3] / MII_RXD[2]

D18

I/O

CP[8]

A

SPI0_SCS[5] / UART0_RXD / GP8[4] / MII_RXD[3]

C19

I/O

CP[8]

A

SPI0 data slave-in-

SPI0_SIMO / EPWMSYNCO / GP8[5] / MII_CRS

C18

I/O

CP[7]

A

master-out

SPI0 data slave-out-

SPI0_SOMI / EPWMSYNCI / GP8[6] / MII_RXER

C16

I/O

CP[7]

A

master-in

SPI1_CLK / GP2[13]

G19

I/O

CP[15]

A

SPI1 clock

SPI1_ENA / GP2[12]

H16

I/O

CP[15]

A

SPI1 enable

SPI1_SCS[0] / EPWM1B / PRU0_R30[7] / GP2[14] / TM64P3_IN12

E19

I/O

CP[14]

A

SPI1_SCS[1] / EPWM1A / PRU0_R30[8] / GP2[15] / TM64P2_IN12

F18

I/O

CP[14]

A

SPI1_SCS[2] / UART1_TXD / SATA_CP_POD / GP1[0]

F19

I/O

CP[13]

A

SPI1_SCS[3] / UART1_RXD / SATA_LED / GP1[1]

E18

I/O

CP[13]

A

SPI1 chip selects

SPI1_SCS[4] / UART2_TXD / I2C1_SDA /GP1[2]

F16

I/O

CP[12]

A

SPI1_SCS[5] / UART2_RXD / I2C1_SCL /GP1[3]

F17

I/O

CP[12]

A

SPI1_SCS[6] / I2C0_SDA / TM64P3_OUT12 / GP1[4]

G18

I/O

CP[11]

A

SPI1_SCS[7] / I2C0_SCL / TM64P2_OUT12 / GP1[5]

G16

I/O

CP[11]

A

SPI1 data slave-in-

SPI1_SIMO / GP2[10]

G17

I/O

CP[15]

A

master-out

SPI1 data slave-out-

SPI1_SOMI / GP2[11]

H17

I/O

CP[15]

A

master-in

(1)

I = Input, O = Output, I/O = Bidirectional, Z = High impedance, PWR = Supply voltage, GND = Ground, A = Analog signal.
Note: The pin type shown refers to the input, output or high-impedance state of the pin function when configured as the signal name
highlighted in bold. All multiplexed signals may enter a high-impedance state when the configured function is input-only or the configured
function supports high-Z operation. All GPIO signals can be used as input or output. For multiplexed pins where functions have different
types (ie., input versus output), the table reflects the pin function direction for that particular peripheral.

(2)

IPD = Internal Pulldown resistor; IPU = Internal Pullup resistor; CP[n] = configurable pull-up/pull-down (where n is the pin group) using
the PUPDENA and PUPDSEL registers in the System Module. The pull-up and pull-down control of these pins is not active until the
device is out of reset. During reset, all of the pins associated with these registers are pulled down. If the application requires a pull-up,
an external pull-up can be used. For more detailed information on pullup/pulldown resistors and situations where external
pullup/pulldown resistors are required, see the

section. For electrical specifications on pullup and internal pulldown

circuits, see the

section.

(3)

This signal is part of a dual-voltage IO group (A, B or C). These groups can be operated at 3.3V or 1.8V nominal. The three groups can
be operated at independent voltages but all pins withina group will operate at the same voltage. Group A operates at the voltage of
power supply DVDD3318_A. Group B operates at the voltage of power supply DVDD3318_B. Group C operates at the voltage of power
supply DVDD3318_C.

26

Copyright © 2010–2014, Texas Instruments Incorporated

Product Folder Links: