Texas Instruments IC MCU 16B MSP430F2410TRGCT VQFN-64 TID MSP430F2410TRGCT Datenbogen

SLAS547I – JUNE 2007 – REVISED DECEMBER 2012

Most interrupt enable bits are collected in the lowest address space. Special-function register bits not allocated to
a functional purpose are not physically present in the device. This arrangement provides simple software access.

rw

Bit can be read and written.

rw-0, 1

Bit can be read and written. It is Reset or Set by PUC.

rw-(0), (1)

Bit can be read and written. It is Reset or Set by POR.

SFR bit is not present in device.

WDTIE

Watchdog timer interrupt enable. Inactive if watchdog mode is selected. Active if watchdog timer is configured in interval
timer mode.

OFIE

Oscillator fault interrupt enable

NMIIE

(Non)maskable interrupt enable

ACCVIE

Flash access violation interrupt enable

rw-0

rw-0

rw-0

rw-0

UCA0RXIE

USCI_A0 receive-interrupt enable

UCA0TXIE

USCI_A0 transmit-interrupt enable

UCB0RXIE

USCI_B0 receive-interrupt enable

UCB0TXIE

USCI_B0 transmit-interrupt enable

WDTIFG

Set on watchdog timer overflow (in watchdog mode) or security key violation.
Reset on V

CC

power-up or a reset condition at RST/NMI pin in reset mode.

OFIFG

Flag set on oscillator fault

RSTIFG

External reset interrupt flag. Set on a reset condition at RST/NMI pin in reset mode. Reset on V

CC

power up.

PORIFG

Power-on reset interrupt flag. Set on V

CC

power up.

NMIIFG

Set via RST/NMI pin

rw-1

rw-0

rw-1

rw-0

UCA0RXIFG

USCI_A0 receive-interrupt flag

UCA0TXIFG

USCI_A0 transmit-interrupt flag

UCB0RXIFG

USCI_B0 receive-interrupt flag

UCB0TXIFG

USCI_B0 transmit-interrupt flag

18

Copyright © 2007–2012, Texas Instruments Incorporated