Atmel ARM-Based Evaluation Kit AT91SAM9N12-EK AT91SAM9N12-EK Datenbogen

2-8

ARM DDI0198D

This is a read-only register that returns the 32-bit device ID code. 

You can access the ID Code Register by reading CP15 register c0 with the Opcode_2 
field set to any value other than 1 or 2. For example:

MRC p15, 0, <Rd>, c0, c0, {0, 3-7} ;returns ID 

The contents of the ID Code Register are shown in Table 2-5.

This is a read-only register that contains information about the size and architecture of 
the Instruction Cache (ICache) and Data Cache (DCache) enabling operating systems 
to establish how to perform such operations as cache cleaning and lockdown.

You can access the cache type register by reading CP15 register c0 with the Opcode_2 
field set to 1. For example:

MRC p15, 0, <Rd>, c0, c0, 1; returns cache details

The format of the Cache Type Register is shown in Figure 2-2 on page 2-9.

[31:24]

ASCII code of implementer trademark

0x41

[23:20]

Variant

0x0

[19:16]

Architecture (ARMv5TEJ)

0x6

[15:4]

Part number

0x926

[3:0]

Revision

0x05

a

a. The revision value can be in the range 0x0 to 0x5, depending on the 

layout revision you are using..