Intel D2500 DF8064101055400 Datenbogen

40

Datasheet - Volume 1 of 2

DDC is a standard defined by VESA. Its purpose is to allow communication between the 

host system and display. Both configuration and control information can be exchanged 

allowing plug- and-play systems to be realized. Support for DDC 1 and DDC 2 is 

implemented. The CPU uses the CRT_DDC_CLK and CRT_DDC_DATA signals to 

communicate with the analog monitor. The CPU will generate these signals at 3.3V. 

External pull-up resistors and level shifting circuitry should be implemented on the 

board.

The CPU implements a hardware GMBus controller that can be used to control these 

signals allowing for transactions speeds up to 100 kHz.

The Intel Atom Processor D2000 series and N2000 series can drive HDMI, LDVS, eDP 

and Display Port natively. The digital ports B and or C can be configured to drive HDMI, 

DVI and Display Port. The digital ports are muxed onto the PEG interface.

Since Intel Atom Processor D2000 series and N2000 series has two display ports 

available for its two pipes, it can support up to two different images on two different 

display devices. Timings and resolutions for these two images may be different.

LVDS for flat panel is compatible with the ANSI/TIA/EIA-644 specification. This is an 

electrical standard only defining driver output characteristics and receiver input 

characteristics.

Each channel supports transmit clock frequency ranges from 25 MHz to 112 MHz, which 

provides a throughput of up to 784 Mbps on each data output and up to 112 MP/s on 

the input. 

There is one LVDS transmitter channel consist of 4-data pairs and a clock pair each. 

The LVDS data pair is used to transfer pixel data as well as the LCD timing control 

signals.

Figure below shows a pair of LVDS signals and swing voltage.

1s and 0s are represented the differential voltage between the pair of signals. As shown 

in the figure below a serial pattern of 1100011 represents one cycle of the clock.