Motorola 24-Bit Digital Signal Processor User Manual

Index (Continued)

INDEX - 6

MOTOROLA

—S—

Saturation Arithmetic   . . . . . . . . . . . . . . . . . . . . 3-9
SBC   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-270
Scaling  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
Scaling Bit . . . . . . . . . . . . . . . . . . . . . . . 5-11, A-16
Scaling Mode Bits . . . . . . . . . . . . . . . . . . . . . . 5-12
SD Bit  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-38
Short Jump  . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-14
Short Word  . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
Sign Extension  . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
Simulator Features  . . . . . . . . . . . . . . . . . . . . . 11-5
Software Debug Occurrence Bit  . . . . . . . . . . 10-11
Software Interrupt Sources . . . . . . . . . . . . . . . 7-17

illegal instruction (III) . . . . . . . . . . . . . . . . 7-18
SWI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7-17

SP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5, 5-15
SS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-5
Stack Pointer (SP) Register . . . . . . . . . . . . . . 5-15

restrictions . . . . . . . . . . . . . . . . . . . . . . . . 7-10

Stack Pointer Register (SP) . . . . . . . . . . . . . . . 5-5
Status Register (SR) . . . . . . . . . . . . . . . . . 5-5, 5-9

condition code register . . . . . . . . . . . . . . . 5-9
mode register . . . . . . . . . . . . . . . . . . . . . . 5-9

Stop Cycles   . . . . . . . . . . . . . . . . . . . . . . . . . . 7-38
Stop Delay Bit . . . . . . . . . . . . . . . . . . . . . . . . . 7-38
STOP Instruction   . . . . . . . . . . . . . . . . 7-37, A-274
Stop Processing State   . . . . . . . . . . . . . . . . . . 7-37

debug request during . . . . . . . . . . . . . . 10-15
PLL and . . . . . . . . . . . . . . . . . . . . . . 7-41, 9-13

SUB   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-276
SUBL   . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-278
SUBR  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-280
Support  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
SWI Instruction  . . . . . . . . . . . . . . . . . . . . . . .A-282
Syntax . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
System Stack (SS)  . . . . . . . . . . . . . .5-3, 5-5, 5-14

system stack high (SSH) . . . . . . . . . . . . .  5-14
system stack high (SSH) restrictions   . . .  7-10
system stack low (SSL) . . . . . . . . . . . . . .  5-14
system stack low (SSL) restrictions   . . . .  7-10

—T—

Tcc  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-284
Technical Assistance  . . . . . . . . . . . . . . . . . . 11-16
TFR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .A-288
Timing Calculations   . . . . . . . . . . . . . . . . . . .A-294
Timing Skew  . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
Trace Mode Bit  . . . . . . . . . . . . . . . . . .  5-13, 10-10
Trace Occurrence Bit  . . . . . . . . . . . . . . . . . . 10-11

Tracing

OnCE trace logic . . . . . . . . . . . . . . . . . . 10-13

Tracing (DSP56000/56001 only) . . . . . . . . . . .7-22
Training . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11-17
TST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-290

—U—

Unary Operators . . . . . . . . . . . . . . . . . . . . . . . A-7
Unnormalized Bit . . . . . . . . . . . . . . . . . . 5-10, A-17
User Support . . . . . . . . . . . . . . . . . . . . . . . . . .11-3

—V—

V-bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-17
Voltage Controlled Oscillator (VCO) . . . . . . . . .9-5

—W—

WAIT Instruction . . . . . . . . . . . . . . . . . 7-36, A-292
Wait Processing State . . . . . . . . . . . . . . . . . . .7-36

debug request during . . . . . . . . . . . . . . . 10-15
PLL and . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14

Word

length of  . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-5
operation  . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3
optional effective address extension  . . . . . 6-3

—X—

X Address Bus (XAB) . . . . . . . . . . . . . . . . . . . .2-4
X Data Bus (XDB) . . . . . . . . . . . . . . . . . . . . . . .2-3

—Y—

Y Address Bus (YAB) . . . . . . . . . . . . . . . . . . . .2-4
Y Data Bus (YDB) . . . . . . . . . . . . . . . . . . . . . . .2-3

—Z—

Zero Bit . . . . . . . . . . . . . . . . . . . . . . . . . 5-10, A-17